YALAMANCHILI, S. (2001). INTRODUCTORY VHDL: FROM SIMULATION TO SYNTHESIS. PEA.
توثيق أسلوب شيكاغو (الطبعة السابعة عشر)YALAMANCHILI, S. INTRODUCTORY VHDL: FROM SIMULATION TO SYNTHESIS. NEW DELHI: PEA, 2001.
توثيق جمعية اللغة المعاصرة MLA (الإصدار التاسع)YALAMANCHILI, S. INTRODUCTORY VHDL: FROM SIMULATION TO SYNTHESIS. PEA, 2001.
تحذير: قد لا تكون هذه الاستشهادات دائما دقيقة بنسبة 100%.