Dyfyniad APA

YALAMANCHILI, S. (2001). INTRODUCTORY VHDL: FROM SIMULATION TO SYNTHESIS. PEA.

Dyfyniad Arddull Chicago

YALAMANCHILI, S. INTRODUCTORY VHDL: FROM SIMULATION TO SYNTHESIS. NEW DELHI: PEA, 2001.

Dyfyniad MLA

YALAMANCHILI, S. INTRODUCTORY VHDL: FROM SIMULATION TO SYNTHESIS. PEA, 2001.

Rhybudd: Mae'n bosib nad yw'r dyfyniadau hyn bob amser yn 100% cywir.