YALAMANCHILI, S. (2001). INTRODUCTORY VHDL: FROM SIMULATION TO SYNTHESIS. PEA.
Chicago-Zitierstil (17. Ausg.)YALAMANCHILI, S. INTRODUCTORY VHDL: FROM SIMULATION TO SYNTHESIS. NEW DELHI: PEA, 2001.
MLA-Zitierstil (9. Ausg.)YALAMANCHILI, S. INTRODUCTORY VHDL: FROM SIMULATION TO SYNTHESIS. PEA, 2001.
Achtung: Diese Zitate sind unter Umständen nicht zu 100% korrekt.