APA-viite (7. p.)

YALAMANCHILI, S. (2001). INTRODUCTORY VHDL: FROM SIMULATION TO SYNTHESIS. PEA.

Chicago-viite (17. p.)

YALAMANCHILI, S. INTRODUCTORY VHDL: FROM SIMULATION TO SYNTHESIS. NEW DELHI: PEA, 2001.

MLA-viite (9. p.)

YALAMANCHILI, S. INTRODUCTORY VHDL: FROM SIMULATION TO SYNTHESIS. PEA, 2001.

Varoitus: Nämä viitteet eivät aina ole täysin luotettavia.