YALAMANCHILI, S. (2001). INTRODUCTORY VHDL: FROM SIMULATION TO SYNTHESIS. PEA.
शिकागो शैली (17वां संस्करण) प्रशस्ति पत्रYALAMANCHILI, S. INTRODUCTORY VHDL: FROM SIMULATION TO SYNTHESIS. NEW DELHI: PEA, 2001.
एमएलए (9वां संस्करण) प्रशस्ति पत्रYALAMANCHILI, S. INTRODUCTORY VHDL: FROM SIMULATION TO SYNTHESIS. PEA, 2001.
चेतावनी: ये उद्धरण हमेशा 100% सटीक नहीं हो सकते हैं.