YALAMANCHILI, S. (2001). INTRODUCTORY VHDL: FROM SIMULATION TO SYNTHESIS. PEA.
Cytowanie według stylu Chicago (wyd. 17)YALAMANCHILI, S. INTRODUCTORY VHDL: FROM SIMULATION TO SYNTHESIS. NEW DELHI: PEA, 2001.
Cytowanie według stylu MLA (wyd. 9)YALAMANCHILI, S. INTRODUCTORY VHDL: FROM SIMULATION TO SYNTHESIS. PEA, 2001.
Uwaga: Te cytaty mogą odróżniać się od wytycznej twojego fakultetu..